拜仁云达不莱梅:當電子元件性能下降:如何?;つ哪D馇岸?/h1>

發布時間:2019年10月08日 14:10    發布者:eechina
關鍵詞: 模擬前端 , 電氣過載 , EOS , ESD?;?/a>
When Good Electrons Go Bad: How to Protect Your Analog Front End

作者:Tony Pirc,ADI公司

本文旨在幫助指導系統設計人員了解不同類型的電氣過載(EOS)及其對系統的影響。雖然本文針對系統中產生的特定類型電應力,但是這些信息也適用于各種場景。

這個問題很重要,因為如果不加以適當?;?,即使是最好的電路也會性能下降,或因電氣過載受損。

何謂EOS?

EOS是一個通用術語,表示因為過多的電子通過相應路徑試圖進入電路,導致系統承受過大壓力。有一點需要注意,這是一個隨功率和時間變化的函數。

如果我們將復雜電路看作一個簡單的消耗功率的元件,例如,將它視為一個電阻。在額定功率為1 W的1 Ω電阻上施加1.1 V電壓,計算功耗的公式如下:

198837_Equation1.jpg

計算得出,消耗的功率為1.21 W。雖然電阻的額定功率為1 W,但是可能存在一些余量,所以暫時不用擔心這一點。但并不能夠始終如此。

將電壓增加到2 V,會出現什么情況?如果功耗達到之前示例的4倍,那么電阻可能會像一個空間加熱器在很有限的時間內提高環境溫度,但是請記住這個公式:

198837_Equation2.jpg
   
如果將電壓增加到10 V,但僅持續10毫秒呢?有趣的地方就在這里:如果不了解部件,以及設計處理部件的目的,您就無法真正了解會對該部件產生什么影響。現在,我們來看整個元件系統。

哪些部分易受EOS影響?

一般而言,任何包含電子元件的部分都容易受到EOS影響。特別薄弱的部分是那些與外界的接口,因為它們很可能是最先接觸到靜電放電(ESD)、雷擊等的部分。我們感興趣的部件包括USB端口、示波器模擬前端,以及最新的高性能物聯網混合器的充電端口等。

我們如何知道要防范哪些問題?

雖然我們知道我們想要?;は低趁饈艿縉?,但是這個術語太寬泛了,對于我們決定如何?;は低趁揮腥魏偉鎦?。為此,IEC(以及許多其他組織)做了大量工作來弄清楚我們在現實生活中可能會遇到的EOS類型。我們將重點探討IEC規范,因為它們涵蓋廣泛的市場應用,而與該規范相關的混亂狀況也說明需要本文來厘清。表1顯示了三個規范,它們定義了系統可能遇到的EOS狀況類型。在本文中我們只對ESD做深入探討,同時也會讓大家熟悉電快速瞬變(EFT)和浪涌。

表1.IEC規范
規范術語真實模擬特性
IEC 61000-4-2靜電放電(ESD)靜電放電最高電壓,最短持續時間,單次沖擊
IEC 61000-4-4電快速瞬變(EFT)外部開關元件(例如,電機的電感尖峰)高壓,
較短的持續時間,反復沖擊
IEC 61000-4-5浪涌雷擊、電力系統開關瞬變(例如升壓轉換器)高壓,
最長持續時間
  
198837_Fig-01.jpg
圖1.8 kV時的理想接觸放電電流波形。

198837_Fig-02a.jpg
198837_Fig-02b.jpg
圖2.符合IEC61000-4-4標準的電快速瞬變4級波形。

198837_Fig-03.jpg
圖3.IEC61000-4-5浪涌在8 μs/20 μs電流波形位置轉為正常狀態。

集成電路制造商沒有對芯片實施ESD?;ぢ??

問題的答案既肯定又否定,并不那么令人滿意。是的,這些芯片中的?;ぶ饕糜謨Χ災圃旃討械腅SD,而不是在系統通電狀態下的ESD。這一差異非常重要,因為在放大器連接電源和沒連接電源時,其在遭受靜電時的反應截然不同。例如,內部?;?a href="//www.fgpgdy.com.cn/keyword/二極管" target="_blank" class="relatedlink">二極管可消除在無電源供電時對部件的靜電放電沖擊。但是,當有電源供電時,對部件的靜電放電沖擊可能會使內部結構傳導的電流超過其設計承受水平。這可能導致該部件損毀,具體由部件和電源電壓決定。

這是全球范圍內亟待解決的問題!如何?;の業腎C免受這種潛在威脅?

我希望您能夠意識到,這個挑戰涉及很多因素,一個簡單的解決方案是無法應用于所有情況的。下方是一個涉及因素列表,列出了決定部件能否承受EOS事件的因素。這些因素分為兩組:我們無法控制的因素和我們可以控制的因素。

無法控制的因素:

►        IEC波形:ESD、EFT和浪涌的曲線各有不同,它們會以不同的方式攻擊器件的某些弱點。
►        考慮器件的工藝技術:有些工藝技術比其他技術更容易發生閂鎖。例如,CMOS工藝容易發生閂鎖,但在許多現代工藝中,可以通過精心設計和溝槽隔離來減輕這種危害。
►        考慮器件的內部結構:集成電路的設計方法很多,所以對一種電路有效的?;し槳付粵硪恢摯贍芪扌?。例如,許多器件都有時序電路,檢測到波形足夠快時,就會啟動?;そ峁?。這可能意味著,如果您在靜電放電的位置增加更多電容,那么能夠承受靜電放電沖擊的器件可能無法承受這種電容沖擊。這種結果出乎意料,但認識到以下這一點非常重要:常見的電路?;し椒?,即RC濾波器,可能會讓情況更糟。

可以控制的因素:

►        PCB布局:部件離沖擊的位置越近,其電能波形就越高。這是因為,當沖擊波形沿某條路徑傳播時,從傳播路徑輻射出去的電磁波會有能量損耗、這是由于路徑電阻產生的熱量以及與周邊導體耦合的寄生電容和電感所導致。
►        ?;さ緶罰赫饈嵌云骷納婺芰ψ鈑幸庖宓牟糠?。上述我們無法控制的因素將會影響我們如何設計?;し槳?。

現在有過壓?;?OVP)和過限額(OTT)特性。我可以利用這些特性來?;さ緶凡皇芨哐顧脖溆跋炻??

不能!不要這樣做。這不是個好主意。OVP和OTT特性讓部件的輸入在承受超過電源電壓的電壓時,本身不會受到損壞。依靠這些特性來?;さ緶凡皇芨哐顧脖溆跋?,就像是依靠雨靴來應對高壓沖水機一樣。雨靴只對水深不超過其高度的淺水沆有效,就像OVP和OTT只適用于比其額定值低的電壓。OVP和OTT的額定電壓比給定的供電軌電壓高幾十伏。它無法抵抗8000V的高壓。

   198837_Fig-04.jpg
圖4.IEC-61000-4-2測試中采用的電路。

我如何知道?;さ緶肥欠裼行??

通過結合器件知識、經驗和測試,我們大致可以知道,系統中應該采用哪些部件最有利。為了保證器件可控,各家制造商提供了五花八門的?;ぷ榧?,我只討論兩種經證實能夠有效?;つD馇岸說牡緶繁;し槳?。以下方案假設采用一個緩沖配置的運算放大器。這被認為是最嚴格的?;げ饈?,因為同相輸入會承受所有沖擊,除此以外,電能無處可去(安裝?;さ緶分埃?。

198837_Fig-05.jpg
圖5.通過在模擬輸入端配置低通濾波器實現輸入?;?。

RC網絡?;し槳?br />
優點缺點
低成本(~5美分)R1引入熱噪聲
小尺寸RC網絡會限制速度
泄漏最少需要仔細表征電容的特性
 耐受性不強,無法承受反復沖擊

設計考量:
►        R1應該是一個防脈沖(厚膜)電阻,這樣它在經受高壓瞬變時不會輕易毀壞。
►        R1電壓噪聲與電阻值的平方根成正比,如果系統需要低噪聲,這是一個重要的考慮因素。
►        C1應該是一個陶瓷電容,其封裝尺寸至少為0805,以減小封裝的表面電弧。
►        C1至少應為X5R類型溫度系數的電容(理想為C0G/NP0類型),以保持可預測的電容值。
►        C1內部的等效串聯電感和電阻應盡可能低,以便有效吸收沖擊。
►        針對給定的封裝尺寸,C1的額定電壓應盡可能高(最低100 V)。
►        在本例中,C1的位置在R1之前,因為它構建了一個電容分壓器,其中150 pF電容(如圖5所示)將ESD波形放電到系統中,這樣在放大器經受波形之前,能量已經先分流。

注意:雖然這種前端?;し椒ú⒚揮械玫降縟葜圃焐痰娜峽?,但在針對放大器的數百次測試中證明是有效的。ESD測試曲線(如下所述)僅在有限范圍的電容產品上進行過測試,因此,如果使用不同的電容產品,需要先表征其應對沖擊的特性,例如通過測量經受ESD沖擊之前和之后的電容和等效串聯電阻的方法,這一點非常重要。該電容器件應保持容值穩定,并且在被沖擊后,始終在直流下保持開路狀態。

198837_Fig-06.jpg
圖6.通過在模擬輸入端配置TVS二極管實現輸入?;?。

TVS網絡?;し槳?br />
優點缺點
低成本(20到30美分)R1引入噪聲
小尺寸D1具有泄漏電流
非常耐用D1具有電容(5 pF至300 pF)

設計考量:
►        與RC網絡相同:R1應能承受脈沖,但可能需要考慮噪聲。
►        應該指明D1需要滿足的標準。有些可能只涵蓋ESD,其他的則涵蓋EFT和浪涌標準。
►        D1應該是雙向的,這樣它就可以同時應對正負沖擊。
►        D1反向工作電壓應盡可能高,同時仍需通過必要的測試。如果過低,在正常的系統電壓電平下可能出現漏電流。如果過高,則可能無法在系統損壞之前做出反應。

但是我聽說TVS二極管經常發生泄漏,這會降低我的性能。

在模擬電子領域,大家都知道TVS二極管容易發生泄漏,因此不能用于精密模擬前端。但有時情況不是這樣,許多數據手冊中的泄漏電流< 100μA,對于大多數模擬產品這個值是相當高的。對于這個數值,問題在于,它是在最高溫度(150°C)和最大工作電壓下的取值。在這種情況下,二極管極易泄漏。超過85°C,所有二極管的泄漏電流會更高。只要選擇反向工作電壓更高的TVS二極管,且不期望在85°C以上實現極低漏電流,則有望獲得更低的泄漏電流。

如果您選擇了合適的TVS,泄漏電流值可能低到讓您驚訝。圖7所示為測量12個相同產品型號的TVS二極管時獲得的泄漏數據。

198837_Fig-07.jpg
圖7.36 V雙向TVS二極管Bournes T36SC的泄漏值,在TIA中采用ADA4530評估板,帶屏蔽,在25°C時采用10 G電阻。
在測量的12個TVS二極管中,在直流偏置電壓為5 V時,最嚴重的泄漏量為7 pA。這比最壞情況下的數據表的值要好千百萬倍。當然,不同批次的TVS二極管在泄漏方面存在差異,但這至少可以說明預期的泄漏幅度。如果我們系統經受的溫度不會超過85°C,TVS二極管可能是個不錯的選擇。只要記住,如果您選擇的產品不是本文所述的測試產品,請表征其泄漏特性。對一個部件或制造商而言正確的結論,對其他部件或制造商可能并不正確。

測試結果:

采用IEC ESD標準對一系列運算放大器進行了測試。表2顯示不同?;し槳阜直鶚屎媳;さ淖榧?。雖然ESD標準規定在±8 kV要保證經受三次沖擊,但所有這些方案都通過了在±9 kV時經受100次沖擊的測試,以確保提供足夠的?;び嗔?。

IEC標準要求,通過將兩個470 kΩ電阻與30 pF電容并聯,使ESD源的接地端與放大器的接地端連接在一起。本測試的設置則更為嚴格,它將ESD源的接地端與放大器的接地端直接相連。這些結果也在IEC接地耦合方案中得到了驗證,這可以進一步增強產品的可信賴度。請記住,由于放大器的內部結構存在很大不同,對本列表中的器件適用的數據可能適用,也可能不適用于其他器件。如果使用其他器件或其他?;ぴ?,建議對其進行全面測試。

表2.通過IEC-61000-4-2測試的器件列表及其各自的?;づ渲?br />
產品特性,帶寬

云达不莱梅威悉球场 www.fgpgdy.com.cn ?;ぶ?/p>

R (Ω)C (pF)D (V_WM)
AD823FET輸入220100
16 MHz68 36
ADA4077低噪聲,高精度220100
3.9 MHz68 36
ADA4084低噪聲220100
15.9 MHz68 36
ADA4522低噪聲,高精度220100
2.7 MHz68 36
ADA4528低噪聲,高精度220100
3 MHz68 36
ADA4610低噪聲,高精度220100
15.4 MHz68 36
ADA4622低噪聲,高精度220100
8 MHz68 36
ADA4625低噪聲,JFET220100
18 MHz68 36
ADA4661精密220100
4 MHz68 36
LT1490微功耗220100
200 kHz68 36
LT6016低噪聲,高精度,OTT220100
3.2 MHz68 36
LT6018低噪聲,高精度220100
15 MHz68 36
15 MHz6836
LT1636微功耗,OTT220100
200 kHz220 36
LT1638微功耗,OTT220100
1.1 MHz68 36
LT1494微功耗,高精度,OTT220100
100 Hz68 36

使用的?;ぴ?br /> ►        電阻:Panasonic 0805 ERJ-P6系列
►        電容:Yageo 0805 100 V C0G/NPO
►        TVS二極管:Bourns CDSOD323-T36SC(雙向,36 V,極低漏電流,符合ESD、EFT和浪涌標準)
►        ESD壓敏電阻:Bourns MLA系列,0603 26 V

Bonus元件:ESD壓敏電阻

TVS二極管性能良好,可以經受無數次沖擊。這對于EFT和浪涌?;し淺2淮?,但是,如果您只需要ESD?;?,不妨看看ESD壓敏電阻,在達到某個電壓值之前,它們都用作高壓電阻,達到該電壓值之后,它們轉變為低壓電阻,可以分流掉壓敏電阻中的電能。

可采用與TVS二極管相同的配置。它們的泄漏更少,成本不到TVS二極管的一半。請注意,其設計并不要求經受數百次沖擊,且其電阻會隨著每次沖擊下降。ESD壓敏電阻也在上述產品上進行了測試,當串聯電阻值約為TVS二極管所需值的兩倍時,該壓敏電阻的性能最佳。

那么EFT和浪涌呢?

這些產品只在ESD標準下進行過測試。EFT的獨特之處在于,雖然電壓不高(4 kV及以下),其沖擊卻是爆發式(5 kHz或以上),上升時間較慢(5 ns)。浪涌每次沖擊的能量大約是EFT的1000倍,但速度只有波形的1/1000。如果還需要涵蓋這些標準,請確保在這些?;ぴ氖菔植嶸媳礱?,它們可以應對這個問題。

電路?;じ攀?br />
雖然看起來事后在電路中添加RC濾波器或TVS二極管并不難,但請注意,本文中提到的所有其他因素會影響系統性能和?;ぜ侗?。這包括布局、前端使用的器件,以及需要滿足的IEC標準。如果您從開始就謹記這一點,就可以避免在系統設計的最后階段可能出現需要重新設計的緊急狀況。

本文遠非全面綜述。靈敏度話題將在后續文章中進行更深入的討論。此外,基站接收器設計的其他挑戰包括自動增益控制(AGC)算法、信道估計和均衡算法等。我們后續還將推出一系列技術文章,目的是簡化設計流程并提升大家對接收器系統的理解。

參考文獻

作者感謝國際電工委員會(IEC)允許其引用國際標準中的相關信息。所有這些摘錄內容均為IEC(瑞士日內瓦)版權所有。保留所有權利。有關IEC的更多信息,請訪問iec.ch。IEC不對作者引用摘錄內容的位置和上下文負責,也不以任何方式對其中的其他內容或準確性負責。

IEC 61000-4-2,版本2.0        
© 2008 IEC瑞士日內瓦,版權所有。www.iec.ch
IEC 61000-4-4,版本3.0
© 2012 IEC瑞士日內瓦,版權所有。www.iec.ch
IEC 61000-4-5,版本3.1
© 2017 IEC瑞士日內瓦,版權所有。www.iec.ch

作者簡介

Tony持有加州州立大學奇科分校頒發的電氣工程學士學位,以及計算機工程、物理和數學輔修學位。他具有制造工業自動化的相關經驗。他任職于ADI公司的精密放大器部門,個人興趣愛好非常廣泛。聯系方式:[email protected]。




您需要登錄后才可以發表評論 登錄 | 立即注冊

廠商推薦

相關視頻

關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
云达不莱梅威悉球场 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
回頂部